台积电正在研究的新型存储技术

众所周知，我们生活在一个数字大爆炸的时代，需要处理的数据比以往任何时候都多，存储器在数据流中起着关键作用。存储技术发展更迭50年，逐渐形成了SRAM、DRAM及Flash这三大主要领域。但是随着半导体制造技术持续朝更小的技术节点迈进，传统的DRAM和NAND Flash面临越来越严峻的微缩挑战；再加上由于这些存储技术与逻辑计算单元之间发展速度的失配，严重制约了计算性能和能效的进一步提升。

因此，业界开始对新型存储技术寄予厚望。越来越多的新型技术迅速涌现，例如将处理任务移到内存附近甚至是内部，分别对应为近存计算和存内计算，以此来提高效率。他们使用新型的存储材料和机制来存储数据。

台积电作为追逐先进工艺的扛把子，对于新型存储技术的布局也是紧锣密鼓，毕竟逻辑和存储是芯片重要的两条腿，一个也不能落下。台积电在研的新型存储器解决方案主要涉及磁阻式随机存取存储器（MRAM）、电阻式随机存取存储器 (RRAM)、相变随机存取存储器 (PCRAM)、铁电RAM等。台积电近年来积极推动将嵌入式闪存（sFlash)改成MRAM和ReRAM等新型存储制程。

在新兴的非易失性二进制存储器中，自旋转矩传递RAM (STT-MRAM)、自旋轨道转矩RRAM (SOT MRAM)和压控MRAM (VC MRAM)因其工作电压低、速度快和耐用性以及先进的CMOS技术兼容性而特别具有吸引力。

台积电研发STT-MRAM解决方案主要是用来克服嵌入式闪存技术的扩展限制。在2021年IEEE会议上，台积电展示了嵌入16nm FinFET CMOS工艺的STT-MRAM的可靠性和抗磁性。

此外，台积电还在积极探索SOT-MRAM和VC-MRAM，并与外部研究实验室、财团和学术合作伙伴合作。台积电的SOT-MRAM探索由高速(<2ns)二进制内存解决方案驱动，该解决方案比传统的6T-SRAM解决方案密度要大得多，同时也更节能。2022年6月，台湾工研院宣布，其与台积电合作开发的低压电流SOT-MRAM，具有高写入效率和低写入电压的特点。工研院表示，其SOT-MRAM实现了0.4纳秒的写入速度和7万亿次读写的高耐久度，还可提供超过10年的数据存储寿命。

台积电认为，AI和IoT所组成的强大组合AIoT，可能会在未来几年推动半导体行业的增长。高能效机器学习需要具有低功耗的大容量片上存储器。它可以同时支持 1T1R（1 个晶体管 + 1RRAM）和 1S1R（1 个选择器 + 1RRAM）阵列架构。与传统的1T1R架构相比，1S1R架构可以实现更高的密度并实现3D集成。2020年台积电开始生产28nm电阻随机存取存储器(RRAM)，这是台积电为价格敏感的物联网市场所开发的低成本解决方案。

2022年11月25日，英飞凌和台积电宣布，两家公司准备将台积电的RRAM非易失性存储器 (NVM) 技术引入英飞凌的下一代AURIX™微控制器 (MCU)，首批基于28纳米 RRAM 技术的样品将于2023年底提供给客户。目前，市场上的大多数 MCU系列都基于嵌入式闪存技术。RRAM的引入对MCU来说是一项新的革新，RRAM NVM可以进一步扩展到 28 纳米及以上。台积电和英飞凌成功为在汽车领域引入RRAM奠定了基础。

台积电还在继续探索新的RRAM材料堆栈及其密度驱动集成，以及可变感知电路设计和编程结构，以实现面向AIoT应用的高密度嵌入式RRAM解决方案选项。

相变随机存储器(PCRAM)是一种基于硫化物玻璃的非易失性存储器。通过控制焦耳加热和淬火，PCRAM在非晶态(高电阻)和晶体态(低电阻)之间过渡的电阻。存储器的电阻状态在很大程度上与非晶态区域的大小及其可控性和稳定性有关。这使得PCRAM细胞独特地能够存储多个状态(电阻)，从而具有比传统二进制存储器更高的有效细胞密度的潜力。PCRAM可以支持阵列配置，包括一个晶体管和一个存储器(1T1R)阵列和密度更大的一个选择器和一个存储器(1S1R)阵列。

相变存储器具有很有前途的多级单元 (MLC) 功能，可满足神经形态和内存计算应用中不断增长的片上存储器容量需求。台积电一直在探索PCRAM材料、电池结构和专用电路设计，以实现AI和ML的近内存和内存计算。台积电的一篇论文中指出，他们提出了三种新颖的 MLC PCM 技术：1）设备需求平衡，2）基于预测的MSB偏置参考，3）位优先布局，以解决神经网络应用中的 MLC 设备挑战。使用测量的 MLC 误码率，所提出的技术可以将 MLC PCM 保留时间提高105倍，同时将ResNet-20推理精度下降保持在3%以内，并在存在时间阻力漂移的情况下，将CIFAR-100数据集的精度下降减少 91% (10.8X)。如下图所示。

台积电在PCRAM上的研究（图源：IEEE）

2011年在掺杂HfO2 ALD多晶薄膜(<10 nm)中发现铁电性(FE)引发了学术界、研究机构和工业界的大量研究。其主要原因有：一，铁电材料可与当前的CMOS加工工艺兼容；二，铁电材料高速(<100 ns)和低开关能量操作使FE存储单元成为新兴非易失性存储应用的重要探索课题。除了具有两种稳定极化状态的典型记忆单元外，由于存在多个极化域的多个有效极化状态，FE记忆单元也具有潜在的适用性，用于AI/ML模拟突触，这也已在多晶铁电薄膜的文献中得到证明。

台积电正在探索铁电薄膜和堆叠及其可控性、状态保持性、持久性和可扩展性，以实现与先进CMOS技术集成的高密度、高容量数字存储器。台积电表示，重复循环后残余极化的退化是可靠性的主要问题，下图是铁电 HfZrO 的疲劳表征及其恢复行为进行的研究。

铁电HfZrO的疲劳表征及其恢复行为（图源：IEEE）

但是要实现高效能和节能的高密度非易失性存储器，除了上述这几大新型的存储材料之外，台积电还在索新的选择器材料、器件和工艺。

选择器是一种两端装置，它在高于特定电压时开启，否则保持关闭状态。可以通过使用1S1R 结构（1个选择器+1个存储器配对）作为构建块来实现高密度存储器架构（例如交叉点阵列）。当这样的存储器阵列被适当地偏置以操作选定的存储器单元时，来自未选定的存储器单元的潜行电流可以被串联连接到每个存储器单元的选择器消除。为实现高性能，开发符合特定非易失性存储器特性的选择器至关重要。

选择器的关键要求包括通态与断态电流比（非线性）、高通态电流密度、快速开关速度、高耐力循环、高热稳定性、易于工艺集成、以及与存储元件的操作兼容性。

目前业界正在研究四种主要类型的选择器：Ovonic阈值开关 (OTS)、金属-离子阈值开关、绝缘体-金属过渡和隧道势垒类型。使用OTS选择器和 PCRAM 的交叉点存储器阵列作为存储级存储器已经投入生产，但仍有很大的改进空间。高工作电压是关键问题之一。为了更有效地与逻辑平台一起工作，选择器和非易失性存储单元的总工作电压应与逻辑平台电源电压兼容（例如，高级节点为 1.5V）。

低压选择器对于高密度非易失性存储器的低功耗操作至关重要。台积电的一项研究中表明，基于无砷硫族材料的选择器在阈值电压~1.3V和泄漏电流~5nA的情况下，具有超过10 11个循环的高寿命。耐久性的提高归因于适当的掺杂剂抑制相分离，形成更稳定的非晶网络。

台积电基于无砷硫族化物材料的选择器

（图源：IEEE）

就目前新型存储的商用化进度来看，台积电和英飞凌基于RRAM合作的MCU算是比较快的革新进展，RRAM将有望成为闪存的替代品。过去几乎所有的MCU细分市场都使用NOR Flash，但是闪存的微缩化步伐完全赶不上CMOS逻辑的微缩，闪存MCU的量产代际仍停留在40nm节点，而MCU却已经开始向28nm迈进，而且到了22nm世代以后，CMOS逻辑的晶体管走向FinFET立体化，闪存的MCU研发技术将极其困难。所有的新技术都需要各个产业链的通力支持，台积电作为晶圆代工这一产业链上的重要角色，在推动新型存储发展方面起着很大的作用。

而MRAM则有望成为SRAM的替代品。台积电作为先进工艺界的带头人，早就感知到了SRAM的微缩进入极限。此前，台积电的一篇论文中表示，SRAM的微缩似乎已经完全崩溃。据WikiChip的报道，在2022年的第68届年度IEEE国际电子器件会议 (IEDM) 上，台积电谈到其新的N3节点中高密度SRAM位单元大小根本没有缩小，在0.021μm²处与他们的N5节点的bitcell大小完全相同。然而，在0.0199μm²，它只有5%的缩放(或0.95倍收缩)。也就是说，台积电的N3B和N3E虽都提供了1.6倍和1.7倍的芯片级晶体管缩放，但SRAM却只有1倍和1.05倍的缩放。所以对MRAM，台积电进行了多种研究性尝试。

从台积电的布局中可以看出，台积电采取的是“广撒网，遍捞鱼”的策略，对所有的新型存储技术都进行探索，因为每个新型存储技术都有其独到的优势，未来在存储领域不一定只有一个赢家。

（本文内容编译自台积电。）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。